# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-284188

(43) Date of publication of application: 15.10.1999

(51)Int.CI.

H01L 29/786 G02F 1/136 H01L 21/336

(21)Application number: 10-083626

(71)Applicant: SANYO ELECTRIC CO LTD

(22) Date of filing:

30.03.1998


(72)Inventor: NISHIKAWA RYUJI

#### (54) THIN FILM TRANSISTOR, MANUFACTURE OF THE SAME AND DISPLAY DEVICE 関連ドライン製

(57)Abstract:

PROBLEM TO BE SOLVED: To provide TFT to which different electrode field shift degrees are requested on the same substrate, by constituting a plurality of thin film transistors of thin film transistors provided with active layers having prescribed thickness, and thin film transistors provided with active layers having thickness different from prescribed thickness.

SOLUTION: A gate electrode 2 formed of high melting point metal, a gate insulating film 3 formed of a SiN film and a SiO2 film and an amorphous silicon film 4 are sequentially formed on an insulating substrate 1. A resist pattern 5 is formed so that it covers an area except for an area where the amorphous silicon film 4 of a peripheral driver part area is formed. The amorphous silicon film 4 of a peripheral driver part is etched and the thickness of the amorphous silicon film 4 of the peripheral driver part becomes thinner than that of the amorphous silicon film of a display picture element part. The resist pattern 5 is removed and the amorphous silicon films 4 of the display



picture element part and the peripheral driver part are irradiated with laser beams 6. Then, a polycrystalline silicon film is obtained and an active layer is constituted.

#### LEGAL STATUS

[Date of request for examination]

04.03.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

"[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(18)日本国特**济**疗(J.P.)

## 02 公開特許公報(A)

(11)转許出讓公開發导

特別平11-284188

(43)公開日 平成11年(1999)10月15日

(51) Int.CL*	量別記号	PI	
HO1L 29/786		HO1L 29/78	6-1 2 B
G02F 1/138	5.0.0	G 0 2 F 1/198	5 0 0 6 1 8 D
G 0 2 F 1/198 H 0 1 E 21/398	A.A.	G 0 2 P 1/198 H 0 1 L 29/78	618D 627G

## 基金部次 未開次 額水原の数4 CL (全 6 耳)


	•	THE REAL PROPERTY.	THE BROKET OF GO IN
(21)出版部号	<b>特展平10—83628</b>	(作)出版人	- 30 (1880)
(220出車日	平成10年(1998) 8 月30日	• .	三洋電腦視式会社 大阪府守四市京阪本連2丁目6番6号
	7 7 W. 17 W. 18 W.	(72)発明者	
		(70)代期人	升理主 安省 斯二 GN 1名)
·			
		i i	
		3:	

## (54) 「発明の名称」 義曹トランジスタ、養康トランジスタの製造方法及び差示結婚

#### (57)【要約】

【譲題】 アチェの船動層の厚みを所定とする電具移動 度が得られる厚みとすることにより、異なる特性を要求 されるアドエを同一基板上に実現することができるとと もに、関ロ室の高いエドエ。その製造方法及び表示装置 を提供する。

【解決手段】 同一基板:1上に表示画素を駆動する表示画素部のエドエと、表示画素の周辺に表示画素部のエドエを駆動する周辺ドライバ部のエドエとを形成に、その。 周辺ドライバ部のエドエの自動層度みをエッチングにより表示画表部のエドエの自動層度みよりも強くする。



【特許請求の範囲】

【請求項1】 同一華仮上に形成してなる損数の薄膜トランジスタであって、該損数の薄膜トランジスタは、所定の厚みを有する能動層を備えた薄膜トランジスタと、 付記所定の厚みと異なる厚みを有する能動層を備えた薄膜トランジスタから成っていることを特徴とする薄膜トランジスタから成っていることを特徴とする薄膜トランジスタ

(諸求項2) 同一番板上に、推放の表示画業と、該表示画業を駆動する第1の薄膜トランジスタと、前記表示画素の周辺に第1の薄膜トランジスタを駆動する第2の 薄膜トランジスタとを備えて成り、前記第1の薄膜トランジスタの館が関の厚みが第2の薄膜トランジスタの館が同の厚みが第2の薄膜トランジスタの館へ動層の厚みよりも厚いことを特徴とする表示装置。

【請求項3】 基板上に非晶質半導体限を形成する正程 と、影非晶質半導体限の一部を被覆物によって被覆領域 を形成する工程と、影接覆領域以外の非晶質半等体限を エッチングルで強くする工程と、前記接覆物を除去する 工程と、前記接覆領域及び非接覆領域にルーザを照射し、 で多結晶化して能動層とする工程とを含む常限トランジ スタの製造方法。

(請求項4) 参板上に非品質半導体限を形成する工程と、診非品質半導体限の一部を被積物によって接種領域を形成する工程と、影接獲得可以外の非品質半導体限上に非品質半導体限を更に執管する工程と、前記接獲物を除去する工程と、前記接獲領域以北非接獲領域にレーザを照射して美精品化して助動層とする工程とを含む意限トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、皮肤トランジスタ (min Film frems istor、以下、「TFT」と称す る。) に関し、特に毎男参助度を各点に刺繍できるTF 「工厂関する」

(0002)

【従来の技術》、近年、同一基板上にイドでを複数設けたま示装置。例えばアクティブマドリクス型波晶表示装置 《Gigord Crystal/Display』以下、「FLCD」を存する。)のドライバま子及び表示画素駆動業子として用いたいわゆるドライバー体型LCDの開発が進められてい

(0003)以下に従来のドライバー体型して口について説明する。図5に従来のドライバー体型のプロック図を示す、距離性器板1の中央部付近には表示電極がマドリウス状に配列された表示画素部が設けられており、その表示電極はそれぞれの表示画素に設けられたまでのジース電極と整枝されている。即ち表示画素部の存表示。電極は下手にはよって駆動されている。

(ロロロ4) また。表示画案部の知辺には表示画案部の でFFTに主要信号及び映像信号を併移する×軸ドライバ 及び×軸ドライバからなる周辺ドライバ部が設けられて いる。この周辺ドライバ部はシフトレジスタから成っており、そのシフトレジスタもエデエから成っている。ごうして表示画楽部及び周辺ドライバ部にはそれぞれエデ 未が設けられている。

(0005) ところで、これらのエFTのうち、周辺ドライバ部を様成するエFTは、高速信号処理が必要なことから高電界移動度、即ち高いオン電流が要求されるため、この高速処理のための高電界移動度を優先する必要がある。そのため、表示画素部及び周辺ドライバ部のエETが同じ半導体膜、例えば今結晶シリコン膜を能動層として用いて形成される場合には周辺ドライバ部のオン電流が高くなるように能動層の多結晶化が行われることになる。

100061

【00071 じかし、1つの表示画素にゲードが2つ形成されると、表示画象に対する表示積極の割合、即ち開口率が低下したしまうという欠点があるとともに、2つのゲートを形成することから下FTの歩管まりが低下するという欠点があった。なお、周辺ドライバ部の下FTの電料移動度を向上させるために周辺ドライバ部の下FTの能動層を受結晶シリコンで形成し、表示画素部の下FTの能動層を集晶質シリコンで形成し、表示画素部の下FTの能動層を集晶質シリコンで形成し、表示画素部の下FTの能動層を集晶質シリコンで形成することも提案されているが、そのためには表示画素部を懸動させるための配線及びドライバ回路を新たに監ける必要があるので、表示に関わらない周辺ドライバ部の面接を小さくするいわゆる疾動機化の助けになるとともにプロセスの増大となるという欠点もあった。

【00008】そこで本発明は、上記の従来の欠点に組みて為されたものであり、助助そうの厚みを損象値減とすることで、異なる電界移動度な要求される下午でを同一基板上に実現することができるとともに、関ロ率の高いてFT、その製造方法及び表示装置を提供することを目的とする。

[0009]

: 【課題を解決するための手段】。本発明のエデエは、同一 ※ を仮上に形成してなる損数の強限トランシスタであう

て、飲食数の透膜ドランジスタは「防定の厚みを有する 能動層を備えた透膜ドランジスタと、前記所定の厚みと 異なる厚みを有する能動層を備えた透膜ドランジスタが ら成っている。

【00:10】本発明の表示装置は、同一部版上に、徴象の表示画案と、該表示画案を駆動する第1の意味トランジスタと、前記表示画案の周辺に第1の意味トランジス

タを駆動する第2の薄限トランジスタとを値えて成り、 村記第1の薄限トランジスタの能動層の厚みが第2の薄 限トランジスタの能動層の厚みよりも厚いものである。 【〇〇1.1】。武発明の理取トランジスタの製造方法は、 基板上に非晶質半導体膜を形成する工程と、該非晶質半 導体膜の一部を披積物によって披積領域を形成する工程と、 窓披積領域以外の非晶質半導体膜をエッチングして 薄くする工程と、前記被積物を除去する工程と、前記被 積積域及び中被積積域にレーザを開射して多結晶化して 能動層とする工程とを含むものである。

【〇〇12】また、春板上に非晶質半導体膜を形成する 工程と、酸卵晶質半導体膜の一部を接て機によって接て 傾向を形成する工程と、乾波在積短以外の卵晶質半導体 膜上に非晶質半導体膜を更に軽層する工程と、前記接度 物を除去する工程と、前記接度積極及び非接度積極にレ 一寸を照射して手精晶化して触動層とする工程とを含む ものである。

[0013]

【発明の実施の形態】以下に本発明のエFT について説 明する。図上に本発明の下FTの製造工程財面図を示し、図2に表示画表部の下FTの平面図を示す。図1は、その左側には表示画表部、左側には周辺ドライバ部の製造工程財面図を示している。

【QQ 14】 工程1(図1(6)) : 石質ガラス、無アルカリカラス等からなる値縁性基板:(上述、Cr. Mo 等の高融点金属からなるゲート电極2、SIN吸及び51・O2関から成るゲート値縁供3及び非晶質シリコン酸4を増に形成ある。

・工程 2(図)(5)) 、周辺ドライバ部領域の非品質シ リコン既 名形 声した領域以外が被積されるようにレンス トパターン 5 名形成する。

【GD 15】その後、RIE(Rective Ion Froning) 反応性イオンエッチック)等のドライエッチックによっ で周辺ドライバ部の非晶質シリコン酸をエッチングす る。これによって、周辺ドライバ部の非晶質シリコン酸 の厚みが表示画条部の非晶質シリコン酸の厚みより厚く する。

工程3(図1(c)) レジストパターツ5を除去し、表示画素部及び周辺トライパ部の非晶質シリコン(中にレーザ6を照射する。このとき、表示画素部と周辺トライパ部には同時にレーザを照射するので表示画素部と周辺トライパ部には同一のエネルギーのレーザを照射することになる。そして非晶質シリコン(限を多結晶化して多結晶シリコン(関にする。これが「ETの能動を与となる。(の0.15) 工程名(図1(d)) またの能動を含には、ケート電極を上方のまでネルフと、そのチャネルフの両側にイオン注入されて形成されたソース自及びトレインのを形成する際のイオン注入時にチャネルフにイオンの人名ないようにディネルフを覆きマス

クとして機能するミー〇2度から成るストッパ1つか数。 けられる。

(00(17)) そして、ゲート・協議限3 能動層4及びストッパ日上の全面に SLO2膜、SIN限及びSIO2膜の用に検索された層間膜11を形成する。またドレイン9に対応してその層間限11に設けたコンタクトホールにAI等の金属を充填してドレイン機優12を形成する。そして全面に例えば有機樹脂からなる平坦化膜13を形成する。

【0018】表示画者部においては、この平坦化限13のソース8に対応した位置にコンタクトホールを形成し、ソース8にコンタクトした1TO等の透明導電材料から成りソース電優14を兼ねた透明電優である表示電優15を形成する。こうじて、同一基板上で設動層の厚みが異なる表示画者部及び周辺ドライク部の各工ドでが完成する。

(00)19] なお、図2に示すように、ケート信号はG とトレイン信号のとの交差を付近に、表示电極 15を接 :抗したエドエが設けられているが、そのエドエはゲート が1つであるいわゆるシングルケート構造をなしてい

る。ここで、船動度4の非晶質シリコン酸の度みと結晶・ 粒ಡについて説明する。図3に明射するレーザの照射エネルギーと結晶位後との関係を示す。

【0020】同図において、機能は非品質シリコン膜に 関射するエキシマレーザの関射エネルギーを示し、数軸 はそのレーザの関射エネルギーに応じて形成される結晶 位径を示している。また、図中の黒塗りの四角(■)は 非品質シリコン膜の関厚が400オングストロームの場合 合を示し、黒塗りの丸(●)は非品質シリコン膜の関厚 が350オングストロームの場合を示し、黒塗りの三角 (▲) は非品質シリコン膜の関厚 が350オングストロームの場合を示し、黒塗りの三角 への場合を示している。

【002.1】同国において、例えばエキシマレーザのエネルギーを5:95muとした場合には、非品質シリコン 限の概度が4:00オングストロームの場合には結晶位径 が1:90nm程度と小さく、作品質シリコン膜の概度が 3:00オングストロームの場合には結晶位径が4:00nm程度に大きくなる。即ち、同し照射エネルギーにした 場合、非品質シリコン膜の限度を小さくした方が結晶粒 径が大きくなる。従って、非品質シリコンの厚みを小さ くじた方が電界移動度を高くすることができる。

【0022】、従来、表示画来部及び周辺ドライバ部のエ ドエの電界勢動度は60平方センチメートルン(ボルト いか)であったが、表示画来部の非晶質シリコン供厚み を80のオングストロームとし、周辺ドライバ部のそれ を40のオングストロームとすることによって、表示画 「米部の電界移動度は40平方センチメートルン(ボルト でか)に、また周辺ドライバ部は80平方センチメート ルン(ボルト・や)とすることができた。


【ロロマ3】このように、高い电界を制度が要求される。

周辺ドライバ部の下ドでにおいてはその下ドでの館動層 の見みを薄くし、周辺ドライバ部の下ドでに比べて低い 電界移動度でもよい表示画素部の下ドでにおいては暗動 層の厚みを周辺ドライバ部のでれより厚ぐすることによ り、同時にレーザ照射した場合にも表示画素部及び周辺 ドライバ部の下ドエの電界移動度を調整することができ る。

【0024】また、非品質シリコンの厚みが厚く電界移動度がそれほど高くない表示画条部のエドエは、その特性、特にリーク電流を小さくすることができるので表示画条部のエドエの電圧保持率を向上させることができるとともに、表示画条部のエドエをダブルゲート構造とする必要がなくなるので表示画案の関ロ率を向上させることができる。

108257 なお、上述のエドエをしてDII用いた場合の財団図を図4に示す。エドエの構造は、上述の図1に記載のように、表示画案部の能動層の厚みが選辺ドライバ部の能動層よりも厚い構造であり。またしてDの構造は、そのエドエを備えた絶縁性基板12、この基板1に対向した対向電極16を有する対向基板1.7とを周辺をシール接着刺18により接着し、両基板1、17によって形成された空間に液晶19を発強した構造である。

(00.26) なお、本実施の形態においては、下FTの 能動層の厚みを2種類とした場合について説明したが、 本発明はそれに限定されるものではなく、3種類以上の 能動層の厚みであっても良い、また、本実施の形態においては、非晶質シリコン原を随縁性整板上に形成し、そ して非晶質シリコン原を摩くする箇所をレジストパター ンの関口部としてその間口部をエッチングして多くした 場合を示じたが、作品質シリコン原を移縁性基板上に形成し、そして非晶質シリコン原を移縁性基板上に形成し、そして非晶質シリコン原を移縁性基板上に形成し、そして非晶質シリコン原を厚くする箇所に部分的



に更に非晶質シリコン酸を形成して厚めを制御しても良い。 is

[00:27]

(発明の効果) 本発明によれば、エドエの能動層の厚み を所留とする電界移動度が得られる厚みとするだけで、 異なる特性を要求される下ドエを同一挙仮上に実現する ことができるとともに関ロ率の高いエドエ、その製造方

法及び表示装置が得られる。 【図面の簡単な説明】

【図2】本発明の実施の形態を示すすりでの平面図である。 る。

【図3】本発明の実施の形態のレーザの時針エネルギー と結晶粒優との関係を示すグラフである。


(図3) 本発明の実施の形態を示す。LCOの断面図である。


【図5】従来の上でロのブロック図である。


【図6】従来の丁FTの平面図である。


#### 【符号の説明】


লঃ	鉛緑性基板
2	ゲート電極
<b>N</b> 4 4 4 5 5 5 6 6 6 6 6 6 6 6 6 6 6 6 6 6	能動層
5	レジストバターン
8	ツース
2	ドレイン
₹:	チャネル
4908	ストジバ
333	<b>層間膜</b>
13	平坦化數
15	表示电径











# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FÁDED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
$\square$ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.